2026

科目分類 / Subject Categories
学部等 / Faculty	大学院工芸科学研究科（博士前期課程） / Graduate School of Science and Technology (Master's Programs)	今年度開講 / Availability	有 / Available
学域等 / Field	設計工学域 / Academic Field of Engineering Design	年次 / Year	１～２年次 / 1st through 2nd Year
課程等 / Program	電子システム工学専攻 / Master's Program of Electronics	学期 / Semester	後学期 / Second term
分類 / Category	授業科目 / Courses	曜日時限 / Day & Period	集中 / Intensive course

科目情報 / Course Information
時間割番号 / Timetable Number	62119903
科目番号 / Course Number	62160057
単位数 / Credits	2
授業形態 / Course Type	講義 / Lecture
授業科目名 / Course Title	FPGA回路設計 / FPGA Circuit Design
担当教員名 Instructor(s)	寺澤　真一、小林　和淑、髙井　伸和、新谷　道広
	KOBAYASHI Kazutoshi、TAKAI Nobukazu、SHINTANI Michihiro
その他 / Other	インターンシップ実施科目 Internship	国際科学技術コース提供科目 IGP	PBL実施科目 Project Based Learning	実務経験のある教員による科目 Practical Teacher
	-	-	○	○（電子機器メーカにて長年に渡りFPGAの設計を行ってきた教員を非常勤講師としている．）
	DX活用科目 ICT Usage in Learning	-	-	-
	○	-	-	-
科目ナンバリング / Numbering Code	M_AR6422

授業の目的・概要 Objectives and Outline of the Course
プログラムできる大規模集積回路(LSI)であるFPGA (Field Programmable Gate Array)を，ハードウェ ア記述言語(HDL)で設計する．FPGAは少量他品種向けのLSIであり，集積回路の微細化にと もにその用途を広げてきた．HDLは，SystemVerilogを用いる．HDLの記述方法の基本を習 得し，ディジタル回路を実装するための手法を学ぶことを目的とする．
Students design FPGAs (Field Programmable Gate Array) which are programmable large-scale integrated circuits (LSIs) by hardware description language (HDL). FPGAs are LSIs used for small-volume production, and their use has expanded with the miniaturization of integrated circuits. SystemVerilog is used as an HDL. The objective of this course is to learn the basics of HDL and the methods to implement digital circuits.

学習の到達目標 Learning Objectives
1．SystemVerilogの記述方法を習得する． 2．FPGA上に設計を実装する． 3．周辺電子回路を使ってFPGA上にシステムを構築する．
1．To learn how to describe SystemVerilog. 2．To implment a circuit on an FPGA. 3．To constract a system on an FPGA with peripheral circuits.

授業計画項目 / Course Plan
No.	項目 Topics	内容 Content	オンライン授業 online class
1.	HDLとは	ハードウェア記述言語(HDL)とは何かを学ぶ
	What is HDL	Students study what is HDL.
2.	FPGAとは	FPGAとは何かを学ぶ
	What is FPGA	Students study what is FPGA.
3.	SystemVerilog I	SystemVerilogの文法(主に組み合わせ回路)の実装方法を学ぶ
	SystemVerilog I	Students study how to implement a circuit (mainly combinational logics) by SystemVerilog.
4.	SystemVerilog II	SystemVerilogの文法(主に順序回路)の実装方法を学ぶ
	SystemVerilog I	Students study how to implement a circuit (mainly sequencial logics) by SystemVerilog.
5.	FPGA実装演習I	HDLによりFPGAに例題の回路を実装してその動作を確かめる．
	FPGA Implementation I	Students implement an example circuit to an FPGA.
6.	FPGA実装演習II	HDLによりFPGAに例題の回路を実装してその動作を確かめる．
	FPGA Implementation II	Students implement another circuit to an FPGA by revising the example circuit.
7.	FPGAシステム設計I	自身でFPGAに実装する回路の仕様を考える
	FPGA System Design I	Students consider specifications of their own circuits implemented to an FPGA.
8.	FPGAシステム設計II	自身でFPGAに実装する回路の仕様を考える
	FPGA System Design II	Students consider specifications of their own circuits implemented to an FPGA.
9.	FPGAシステム実装I	仕様を元にFPGAにシステムを実装する
	FPGA System Implementation I	Students implement their own circuits from the specification.
10.	FPGAシステム実装II	仕様を元にFPGAにシステムを実装する
	FPGA System Implementation II	Students implement their own circuits from the specification.
11.	FPGAシステム実装III	仕様を元にFPGAにシステムを実装する
	FPGA System Implementation III	Students implement their own circuits from the specification.
12.	FPGAシステム実装IV	仕様を元にFPGAにシステムを実装する
	FPGA System Implementation IV	Students implement their own circuits from the specification.
13.	実装結果プレゼン資料作成	実装した結果をプレゼン資料にまとめる
	Presentation File Design	Students summarize their designs on a presetentation file.
14.	実装結果プレゼンI	資料を元に自身の設計結果をプレゼンする．
	Presentations I	Students give presentations.
15.	実装結果プレゼンII	資料を元に自身の設計結果をプレゼンする．
	Presentations II	Students give presentations.

授業時間外学習（予習・復習等） Required study time, Preparation and review
・学内からの進学者においては，学部在籍時にディジタル電子回路，集積回路工学を受講していることが望ましい．大学院の集積回路工学特論を受講していることも望ましい． ・FPGAボードの台数と実験室の広さの関係で，受講者数を20名程度に絞る．絞るさいには，集積回路工学の受講と成績を参考にする． ・実装にさいし，Windows PCを持参すること．ただしMac OSのPCを所有している学生にはWindows PCを貸与する． ・授業時間外に，予習・復習を行うこと．目安は各1時間ずつとする． 本学では1単位当たりの学修時間を45時間としています。毎回の授業にあわせて事前学修・事後学修を行ってください。
・For students who graduated from KIT, it is desirable that they have taken the classes "digital electronic circuits" and "integrated circuits". It is also desirable for students to have taken the class "Advanced Integrated Circuits Engineering in the graduate school. ・The number of students will be limited to about 20 due to the number of FPGA boards and the size of the laboratory room. The grades in "Advanced Integrated Circuit" will be used as a reference for the selection. ・Students are required to bring their own Windows PC for implementation. Students who own a Mac OS PC will be lent a Windows PC. ・Students are expected to prepare and review outside of class hours. The standard is one hour each. Please note that KIT requires 45 hours of study from students to award one credit, including both in-class instructions as well as study outside classes. Students are required to prepare for each class and complete the review after each class.

教科書／参考書 Textbooks/Reference Books
教科書：FPGA/ASIC 設計者のための実践SystemVerilog 記述法(仮題), 小林和淑編, オーム社(出版予定) 参考書: SystemVerilog入門, 飯塚一哉, 共立出版
Textbook: Practical SystemVerilog Description for FPGA/ASIC Designers (Tentative Title) , Kazutoshi Kobayashi (Editor), Ohmsha (Will be published) Reference: Introduction to SystemVerilog, Kazuya Iizuka, Kyoritsu Shuppan

成績評価の方法及び基準 Grading Policy
・試験は行わず，実装結果とそのプレゼンを見て採点を行う．
・No examinations will be given, but students will be graded on the results of their implementation and presentation.

留意事項等 Point to consider
kazutoshi.kobayashi@kit.ac.jp
kazutoshi.kobayashi@kit.ac.jp